## 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年11月 8日

出願番号

Application Number:

特願2002-325832

[ST.10/C]:

[JP2002-325832]

出 願 人
Applicant(s):

パイオニア株式会社

2003年 6月25日

特許庁長官 Commissioner, Japan Patent Office



## 特2002-325832

【書類名】 特許願

【整理番号】 56P0863

【提出日】 平成14年11月 8日

【あて先】 特許庁長官殿

【国際特許分類】 G11B 20/00

【発明の名称】 情報記録再生装置及び情報再生方法

【請求項の数】 13

【発明者】

【住所又は居所】 埼玉県鶴ヶ島市富士見6丁目1番1号 パイオニア株式

会社 総合研究所内

【氏名】 小林 秀樹

【特許出願人】

【識別番号】 000005016

【氏名又は名称】 パイオニア株式会社

【代理人】

【識別番号】 100079119

【弁理士】

【氏名又は名称】 藤村 元彦

【手数料の表示】

【予納台帳番号】 016469

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9006557

【プルーフの要否】 要

## 【書類名】 明細書

【発明の名称】 情報記録再生装置及び情報再生方法

#### 【特許請求の範囲】

【請求項1】 同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データの記録又は再生を行う情報記録再生装置であって、

前記記録媒体から記録情報の読み取りを行って読取信号を得る読取手段と、

可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス 生成手段と、

前記復調タイミングパルスに応じて前記読取信号から前記同期信号及び前記ア ドレスを示すアドレスデータを夫々復調する復調手段と、

前記アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得る 誤り訂正手段と、

前記訂正アドレスデータが正しいアドレスであるか否かを判定するアドレス判 定手段と、

前記同期信号の周期が所定周期に等しい場合には前記タイミングパルス生成手段をして前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御手段と、を有し、

前記同期制御手段は、前記訂正アドレスデータが正しいアドレスであると判定 された場合にはその後、前記訂正アドレスデータが不正なアドレスであると判定 されるまで前記同期処理の実行を待機させることを特徴とする情報記録再生装置

【請求項2】 前記同期制御手段は、前記記録媒体への記録動作中において も前記同期処理の実行を待機させることを特徴とする請求項1記載の情報記録再 生装置。

【請求項3】 前記タイミングパルス生成手段は、前記同期制御手段から供給された前記同期処理の実行指令に応じて前記同期信号のタイミングにて所定の初期値を取り込みこの初期値からカウント動作を行うカウンタと、前記カウンタのカウント値が所定値と一致したときにパルス信号を発生しこれを前記復調タイ

ミングパルスとして出力する手段と、からなることを特徴とする請求項1記載の 報記録再生装置。

【請求項4】 前記アドレス判定手段は、前記訂正アドレスデータが連続して1ずつ増加又は減少する場合には前記訂正アドレスデータを正しいアドレスであると判定する一方、前記アドレスデータが連続して誤り訂正不可能である場合には前記訂正アドレスデータを不正なアドレスであると判定することを特徴とする請求項1記載の情報記録再生装置。

【請求項5】 同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データの記録又は再生を行う情報記録再生装置であって、

前記記録媒体から記録情報の読み取りを行って読取信号を得る読取手段と、

可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス 生成手段と、

前記復調タイミングパルスに応じて前記読取信号から前記同期信号を復調する 復調手段と、

前記同期信号の周期が所定周期に等しい場合には前記タイミングパルス生成手段をして前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御手段と、を有し、

前記同期制御手段は、前記情報データを前記記録媒体に記録する記録動作中には前記同期処理の実行を待機させることを特徴とする情報記録再生装置。

【請求項6】 前記タイミングパルス生成手段は、前記同期処理の実行指令に応じて前記同期信号のタイミングにて所定の初期値を取り込みこの初期値からカウント動作を行うカウンタと、前記カウンタのカウント値が所定値と一致したときにパルス信号を発生しこれを前記復調タイミングパルスとして出力する手段と、からなることを特徴とする請求項5記載の情報記録再生装置。

【請求項7】 同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データの再生を行う情報再生装置であって、

前記記録媒体から記録情報の読み取りを行って読取信号を得る読取手段と、 可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス 生成手段と、

前記復調タイミングパルスに応じて前記読取信号から前記同期信号及び前記ア ドレスを示すアドレスデータを夫々復調する復調手段と、

前記アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得る 誤り訂正手段と、

前記訂正アドレスデータが正しいアドレスであるか否かを判定するアドレス判 定手段と、

前記同期信号の周期が所定周期に等しい場合には前記タイミングパルス生成手段をして前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御手段と、を有し、

前記同期制御手段は、前記訂正アドレスデータが正しいアドレスであると判定 された場合にはその後、前記訂正アドレスデータが不正なアドレスであると判定 されるまで前記同期処理の実行を待機させることを特徴とする情報再生装置。

【請求項8】 同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データを記録又は再生する際に前記記録媒体から前記同期信号及び前記アドレスの再生を行う情報再生方法であって、

前記記録媒体から記録情報の読み取りを行って読取信号を得る読取行程と、

可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス 発生行程と、

前記復調タイミングパルスに応じて前記読取信号から前記同期信号及び前記ア ドレスを示すアドレスデータを夫々復調する復調行程と、

前記アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得る 誤り訂正行程と、

前記訂正アドレスデータが正しいアドレスであるか否かを判定するアドレス判 定行程と、

前記同期信号の周期が所定周期に等しい場合には前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御行程と、を有し、

前記同期制御行程は、前記訂正アドレスデータが正しいアドレスであると判定 された場合にはその後、前記訂正アドレスデータが不正なアドレスであると判定 されるまで前記同期処理の実行を待機することを特徴とする情報再生方法。

【請求項9】 前記同期制御行程は、前記記録媒体への記録動作中において も前記同期処理の実行を待機することを特徴とする請求項8記載の情報再生方法

【請求項10】 前記タイミングパルス発生行程は、前記同期処理の実行指令に応じて前記同期信号のタイミングにて所定の初期値を取り込みこの初期値からカウント動作を行ってカウント値を得るカウント行程と、前記カウント値が所定値と一致したときにパルス信号を発生しこれを前記復調タイミングパルスとして出力する行程と、からなることを特徴とする請求項8記載の情報再生方法。

【請求項11】 前記アドレス判定行程は、前記訂正アドレスデータが連続して1ずつ増加又は減少する場合には前記訂正アドレスデータを正しいアドレスであると判定する一方、前記アドレスデータが連続して誤り訂正不可能である場合には前記訂正アドレスデータを不正なアドレスであると判定することを特徴とする請求項8記載の情報再生方法。

【請求項12】 同期信号及び記録位置を表すアドレスが予め変調して記録 されている記録媒体に対して情報データを記録又は再生する際に前記記録媒体か ら前記同期信号及び前記アドレスの再生を行う情報再生方法であって、

前記記録媒体から記録情報の読み取りを行って読取信号を得る読取行程と、

可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス 発生行程と、

前記復調タイミングパルスに応じて前記読取信号から前記同期信号を復調する 復調行程と、

前記同期信号の周期が所定周期に等しい場合には前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御行程と、を有し、

前記同期制御行程は、前記情報データを前記記録媒体に記録する記録動作中は 前記同期処理の実行を待機することを特徴とする情報再生方法。

【請求項13】 前記タイミングパルス発生行程は、前記同期処理の実行指令に応じて前記同期信号のタイミングにて所定の初期値を取り込みこの初期値からカウント動作を行ってカウント値を得るカウント行程と、前記カウント値が所

定値と一致したときにパルス信号を発生しこれを前記復調タイミングパルスとして出力する行程と、からなることを特徴とする請求項12記載の情報再生方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、情報記録再生装置及び情報再生方法に関する。

[0002]

【従来の技術】

近年、CD-RW、DVD-RWの如き情報データの書込が可能な記録ディスク、並びに、かかる記録ディスクに情報データを書き込むディスクレコーダが普及してきた。このような記録ディスクには、ディスク上の位置を表すディスクアドレス及び同期信号が予め記録されている。ディスクレコーダは、その記録動作を開始するにあたり、記録ディスクから読み取られた読取信号中から上記同期信号を検出し、この同期信号に基づいて上記ディスクアドレス復調の為のタイミング信号を発生させるようにしている。よって、隣接トラックからのクロストーク、又はディスク表面に付着した埃、傷、指紋等の外乱の影響により読取信号が一時的に乱れると、同期信号に対するタイミング信号の位相同期状態が解除されてしまう。すると、同期信号が正常な状態に復帰した際に、再びこの同期信号に位相同期させる為に再同期処理を実行しなければならず、この間、ディスクレコーダは記録動作を中断、又は記録動作を開始させることができなくなるという問題があった。

[0003]

【発明が解決しようとする課題】

本発明は、外乱等の影響を受けても迅速に情報データの記録を完了させることができる情報記録再生装置及び情報再生方法を提供することを目的とする。

[0004]

【課題を解決するための手段】

請求項1に記載の情報記録再生装置は、同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データの記録又は再生を行

う情報記録再生装置であって、前記記録媒体から記録情報の読み取りを行って読取信号を得る読取手段と、可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス生成手段と、前記復調タイミングパルスに応じて前記読取信号から前記同期信号及び前記アドレスを示すアドレスデータを失々復調する復調手段と、前記アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得る誤り訂正手段と、前記訂正アドレスデータが正しいアドレスであるか否かを判定するアドレス判定手段と、前記同期信号の周期が所定周期に等しい場合には前記タイミングパルス生成手段をして前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御手段と、を有し、前記同期制御手段は、前記訂正アドレスデータが正しいアドレスであると判定された場合にはその後、前記訂正アドレスデータが不正なアドレスであると判定されるまで前記同期の実行を待機させる。

## [0005]

又、請求項 5 に記載の情報記録再生装置は、同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データの記録又は再生を行う情報記録再生装置であって、前記記録媒体から記録情報の読み取りを行って読取信号を得る読取手段と、可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス生成手段と、前記復調タイミングパルスに応じて前記読取信号から前記同期信号を復調する復調手段と、前記同期信号の周期が所定周期に等しい場合には前記タイミングパルス生成手段をして前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御手段と、を有し、前記同期制御手段は、前記情報データを前記記録媒体に記録する記録動作中には前記同期処理の実行を待機させる。

#### [0006]

又、請求項7に記載の情報再生装置は、同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データの再生を行う情報再生装置であって、前記記録媒体から記録情報の読み取りを行って読取信号を得る読取手段と、可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス生成手段と、前記復調タイミングパルスに応じて前記読取信号から前

記同期信号及び前記アドレスを示すアドレスデータを夫々復調する復調手段と、前記アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得る誤り訂正手段と、前記訂正アドレスデータが正しいアドレスであるか否かを判定するアドレス判定手段と、前記同期信号の周期が所定周期に等しい場合には前記タイミングパルス生成手段をして前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御手段と、を有し、前記同期制御手段は、前記訂正アドレスデータが正しいアドレスであると判定された場合にはその後、前記訂正アドレスデータが不正なアドレスであると判定されるまで前記同期処理の実行を待機させる。

#### [0007]

又、請求項8に記載の情報再生方法は、同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データを記録又は再生する際に前記記録媒体から前記同期信号及び前記アドレスの再生を行う情報再生方法であって、前記記録媒体から記録情報の読み取りを行って読取信号を得る読取行程と、可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス発生行程と、前記復調タイミングパルスに応じて前記読取信号から前記同期信号及び前記アドレスを示すアドレスデータを夫々復調する復調行程と、前記アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得る誤り訂正行程と、前記訂正アドレスデータが正しいアドレスであるか否かを判定するアドレス判定行程と、前記同期信号の周期が所定周期に等しい場合には前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御行程と、を有し、前記同期制御行程は、前記訂正アドレスデータが正しいアドレスであると判定される場合にはその後、前記訂正アドレスデータが不正なアドレスであると判定されるまで前記同期処理の実行を待機する。

#### [0008]

又、請求項12に記載の情報再生方法は、同期信号及び記録位置を表すアドレスが予め変調して記録されている記録媒体に対して情報データを記録又は再生する際に前記記録媒体から前記同期信号及び前記アドレスの再生を行う情報再生方法であって、前記記録媒体から記録情報の読み取りを行って読取信号を得る読取

行程と、可変の発生タイミングにて復調タイミングパルスを生成するタイミングパルス発生行程と、前記復調タイミングパルスに応じて前記読取信号から前記同期信号を復調する復調行程と、前記同期信号の周期が所定周期に等しい場合には前記発生タイミングを前記同期信号に同期させる同期処理を実行せしめる同期制御行程と、を有し、前記同期制御行程は、前記情報データを前記記録媒体に記録する記録動作中は前記同期処理の実行を待機する。

[0009]

## 【発明の実施の形態】

図1は、記録ディスク30に対して情報データの記録又は再生を行う情報記録 再生装置の構成を示す図である。

図1において、記録変調回路31は、記録ディスク30に記録すべき情報デー タに対して所定の記録変調方式に従った変調処理を施して得られた変調記録信号 を記録再生ヘッド32に供給する。記録ディスク30には、ディスク上の位置を 表すディスクアドレス及び記録・再生制御時の同期タイミングを担う同期信号が 予め記録されている。尚、これらディスクアドレス及び同期信号には、上記の如 き記録変調方式に基づく変調処理が施されている。記録再生ヘッド32は、スピ ンドルモータ33によって回転する記録ディスク30の記録面に記録ビーム光又 は読取ビーム光を照射する。すなわち、記録再生ヘッド32は、記録ディスク3 0 に情報データを記録する際には、上記変調記録信号に応じた記録ビーム光を記 録ディスク30の記録面に照射する。一方、記録ディスク30から情報データを 再生する際には、記録再生ヘッド32は、記録ディスク30の記録面に読取ビー ム光を照射する。この際、記録再生ヘッド32は、記録ディスク30の記録面か らの反射光を光電変換して読取信号を生成し、これを情報データ再生回路34、 アドレス復調回路35及び同期検出回路36の各々に供給する。情報データ再生 回路34は、かかる読取信号に対して所定の復調処理を行うことにより、記録デ ィスク30に記録されている情報データを復元し、これを再生情報データとして 出力する。

[0010]

アドレス復調回路35は、タイミング信号生成回路50(後述する)から供給さ

れたアドレス復調タイミング信号AXに応じて上記読取信号に対して復調処理を施す。かかる復調処理によりアドレス復調回路35は、ディスクアドレスを復調し、このディスクアドレスを表すアドレスデータADを誤り検出回路37及び誤り訂正回路38の各々に供給する。

#### [0011]

誤り検出回路37は、上記アドレスデータADに対して誤り検出処理を施す。かかる誤り検出処理により誤り検出回路37は、1符号ブロック分のアドレスデータAD毎に、このアドレスデータAD中に誤りが存在する場合には論理レベル0、存在しない場合には論理レベル1の誤りゼロ信号E0を生成し、これを同期制御回路40に供給する。更に、誤り検出回路37は、1符号ブロック分のアドレスデータAD毎に、このアドレスデータADが誤り訂正可能である場合には論理レベル0、誤り訂正が不可能である場合には論理レベル1の訂正不可信号ERを生成し、これを訂正不可連続数カウンタ39に供給する。

## [0012]

訂正不可連続数カウンタ39は、訂正不可信号ERが連続して論理レベル1となる回数を計数し、その回数を示す訂正不可連続回数信号FNを同期制御回路40に供給する。すなわち、訂正不可連続数カウンタ39は、アドレスデータADが符号ブロック単位で連続して誤り訂正不可能となる回数を示す訂正不可連続回数信号FNを同期制御回路40に供給するのである。尚、訂正不可連続回数カウンタ39は、訂正不可信号ERが論理レベル0となる度に、その計数値を0にリセットする。

#### [0013]

誤り訂正回路38は、上記アドレスデータADに対して誤り訂正処理を施し、この誤り訂正処理によって誤り訂正の為されたアドレスデータを訂正アドレスデータADRとしてアドレスカウンタ41、記録再生制御回路42及び連続変化数カウンタ43の各々に供給する。

図2は、アドレスカウンタ41の内部構成を示す図である。

#### [0014]

図2において、加算器410は、訂正アドレスデータADRに「1」を加算し

た値をカウンタ411のロードデータ端子DTに供給する。アンドゲート412は、同期制御回路40から論理レベル1のアドレス正常状態信号G2が供給され、かつタイミング信号生成回路50から論理レベル1のデータ確定信号FXが供給された場合に限り論理レベル1のデータロード信号をカウンタ411のデータロード制御端子LDに供給する。カウンタ411は、所定期間経過毎に1ずつカウントアップするカウントアップ動作を行い、現時点でのカウント値を生成アドレスデータADCとして出力する。尚、カウンタ411は、論理レベル1のデータロード信号が供給された場合には、上記訂正アドレスデータADRに1を加算した値をカウント初期値として取り込み、このカウント初期値から引き続き上述した如きカウントアップ動作を行う。尚、カウンタ411は、そのカウント値が所定の最大値に達したらカウント値を0にリセットして、上述した如きカウントアップ動作を継続する。

#### [0015]

かかる構成により、アドレスカウンタ41は、上述した如きカウントアップ動作にて得られた現時点でのカウント値を生成アドレスデータADCとして記録再生制御回路42に供給する。この際、論理レベル1のアドレス正常状態信号G2が供給されている間に論理レベル1のデータ確定信号FXが供給された場合には、アドレスデータADRに1を加算した値をカウント初期値として取り込み、このカウント初期値から引き続きカウントアップ動作を行う。

#### [0016]

連続変化数カウンタ43は、上記訂正アドレスデータADRが1ずつ連続して増加又は減少する回数を計数し、その回数を示すアドレス連続変化数信号ANを同期制御回路40に供給する。尚、連続変化数カウンタ43は、上記訂正アドレスデータADRが所定期間経過後に2以上増加(又は減少)した場合、つまり訂正アドレスデータADRにおける1ずつの連続増加(又は減少)が途絶えた場合には、そのカウント回数を0にリセットする。

#### [0017]

記録再生制御回路42は、ユーザからの各種操作に応じてこの情報記録再生装置の各種記録動作及び再生動作を実施させるべく、記録再生ヘッド32、スピン

1 0

ドルモータ33、及び記録再生ヘッド32をディスク半径方向に移送せしめるスライダ機構(図示せぬ)を制御する。尚、記録動作時には、記録再生制御回路42は、記録ディスク30上の所望のディスク位置から記録を開始させるべく、上記生成アドレスデータADC又は訂正アドレスデータADRに基づきそのディスク位置の検索を行う。

#### [0018]

同期検出回路36は、タイミング信号生成回路50(後述する)から供給された同期復調タイミング信号SXに応じて上記読取信号に対して復調処理を施すことにより同期信号を復調する。同期検出回路36は、この復調処理によって復調された同期信号の検出タイミングにて論理レベル0から論理レベル1に推移する同期パルスを含む同期検出信号SYCを同期制御回路40、同期異常検出回路44及びタイミング信号生成回路50に夫々供給する。

#### [0019]

同期異常検出回路44は、同期検出信号SYCによる同期パルスの周期が所定周期Tである場合には「同期異常なし」を示す論理レベル0の同期異常検出信号ABを同期制御回路40に供給する。一方、同期検出信号SYCによる同期パルスの周期が所定周期Tではない場合には、同期異常検出回路44は「同期異常有り」を示す論理レベル1の同期異常検出信号ABを同期制御回路40に供給する。すなわち、同期異常検出回路44は、記録ディスク30から正しく同期信号を読み取ることができた場合には論理レベル0、正しく同期信号を読み取ることができなかった場合には論理レベル1の同期異常検出信号ABを同期制御回路40に供給するのである。

#### [0020]

タイミング信号生成回路50は、同期検出信号SYC、及び同期制御回路40から供給された同期指令信号G1に基づき、前述した如きアドレス復調タイミング信号AX及び同期復調タイミング信号SX、並びに仮同期読取タイミング信号SXを生成する。そして、タイミング信号生成回路50は、アドレス復調タイミング信号AX及び同期復調タイミング信号SXを夫々、アドレス復調回路35及び同期検出回路36に供給すると共に、同期復調タイミング信号SX及び仮同

期読取タイミング信号SSXを同期制御回路40に供給する。更に、タイミング信号生成回路50は、同期検出信号SYC及び同期指令信号G1に基づき、前述した如きデータ確定信号FXを生成し、これをアドレスカウンタ41に供給する

## [0021]

図3は、タイミング信号生成回路50の内部構成の一例を示す図である。

図3において、カウンタ501は、同期検出回路36から論理レベル1の同期 検出信号SYCが供給される度に初期値を取り込み、この初期値を所定期間経過 毎に1ずつカウントアップして得られたカウント値をデコーダ500及び加算器 502に供給する。尚、カウンタ501は、そのカウント値が所定の最大値に達 したらカウント値を0にリセットして上記カウントアップ動作を引き続き実行す る。デコーダ500は、カウンタ501のカウント値が所定のカウント値と一致 した場合に論理レベル0から論理レベル1に推移するパルス信号を生成し、これ を仮同期読取タイミング信号SSXとして出力する。加算器502は、カウンタ 501のカウント値に「1」を加算した値をカウンタ503のロードデータ端子 DTに供給する。アンドゲート504は、同期制御回路40から論理レベル1の 同期指令信号G1が供給され、かつ同期検出信号SYCが論理レベル1である場 合に限り論理レベル1のデータロード信号をカウンタ503のデータロード制御 端子LDに供給する。カウンタ503は、所定期間経過毎に1ずつカウントアッ プするカウントアップ動作を行い、現時点でのカウント値をデコーダ505に供 給する。尚、カウンタ503は、論理レベル1のデータロード信号が供給された 場合には、カウンタ501のカウント値に1を加算した値をカウント初期値とし て取り込み、このカウント初期値から引き続きカウントアップ動作を行う。又、 カウンタ503は、そのカウント値が所定の最大値に達したらカウント値を0に リセットして、上記カウントアップ動作を引き続き実行する。デコーダ505は 、カウンタ503のカウント値が所定の第1カウント値と一致した場合に論理レ ベル0から論理レベル1に推移するパルス信号を生成しこれをアドレス復調タイ ミング信号AXとして出力する。又、デコーダ505は、カウンタ503のカウ ント値が所定の第2カウント値と一致した場合に論理レベル0から論理レベル1

に推移するパルス信号を生成しこれを同期復調タイミング信号SXとして出力す る。又、デコーダ505は、カウンタ503のカウント値が所定の第3カウント 値と一致した場合に、誤り検出回路37及び誤り訂正回路38において1符号ブロックに対する処理が終了したことを表す論理レベル1のデータ確定信号FXを 生成する。

#### [0022]

同期制御回路40は、図4に示す如き同期制御ルーチンに従った手順にて、記録ディスク30から再生されたディスクアドレス及び同期信号の状態を識別し、その識別結果に応じてアドレスカウンタ41及びタイミング信号生成回路50を制御する。

図4において、先ず、同期制御回路40は、論理レベル1の同期指令信号G1 をタイミング生成回路50に供給する(ステップS40)。ステップS40の実行 により、タイミング生成回路50のカウンタ503は、論理レベル1の同期検出 信号SYCが供給される度に所定のカウンタ初期値を取り込み、カウントアップ 動作を行う。これにより、デコーダ505からは、同期検出信号SYCに同期し たタイミングにて、前述した如きデータ確定信号FX、アドレス復調タイミング 信号AX及び同期復調タイミング信号SXが出力される。上記ステップSOの実 行後、同期制御回路40は、正常なアドレスが取得されていないことを表す論理 レベル0のアドレス正常状態信号G2をアドレスカウンタ41に供給する(ステ ップS41)。ステップS41の実行により、タイミング生成回路50のカウン タ41は自走する。次に、同期制御回路40は、同期異常検出信号ABが同期異 常を表す論理レベル1であるか否かを判定する(ステップS42)。かかるステッ プS42において同期異常検出信号ABが論理レベル1である、つまり、記録デ ィスク30から正しく同期信号を読み取ることが出来なかったと判定されている 間は、同期制御回路40は、上記ステップS40に戻って前述した如き動作を繰 り返し実行する。

#### [0023]

一方、ステップS42において上記同期異常検出信号ABが論理レベル1ではない、つまり、記録ディスク30から正しく同期信号を読み取ることができたと

判定された場合には、同期制御回路40は、論理レベル0の同期指令信号G1をタイミング生成回路50に供給する(ステップS43)。ステップS43の実行により、タイミング生成回路50のカウンタ503は自走する。次に、同期制御回路40は、誤りゼロ信号E0が誤り無し状態を表す論理レベル1であるか否かの判定を行う(ステップS44)。ステップS44において、誤りゼロ信号E0が論理レベル1ではない、つまり、アドレスデータAD中に誤りが存在すると判定された場合、同期制御回路40は、正常なアドレスが取得されていないことを表す論理レベル0のアドレス正常状態信号G2をアドレスカウンタ41に供給する(ステップS45)。ステップS45の実行により、タイミング生成回路50のカウンタ41は自走する。次に、同期制御回路40は、アドレス連続変化数信号ANが所定数Pよりも大なるアドレスの連続変化数を示しているか否かの判定を行う(ステップS46)。ステップS46においてアドレス連続変化数信号ANが所定数Pよりも大ではないと判定されると、同期制御回路40は、上記ステップS42に戻って前述した如き動作を繰り返し実行する。

#### [0024]

一方、上記ステップS44において誤りゼロ信号E0が論理レベル1であると判定されると、同期制御回路40は、正常なアドレスが取得されたことを表す論理レベル1のアドレス正常状態信号G2をアドレスカウンタ41に供給する(ステップS47)。ステップS47の実行により、アドレスカウンタ41は、タイミング生成回路50から論理レベル1のデータ確定信号FXが供給される度に、訂正アドレスデータADRに1を加算した値をカウンタ初期値として取り込み、その値から引き続きカウントアップ動作を行う。つまり、アドレスカウンタ41は、記録ディスク30から再生された正常な訂正アドレスデータADRに基づいて、生成アドレスデータADCを生成する。一方、上記ステップS46にてアドレス連続変化数信号ANが所定数Pよりも大であると判定されると、誤りゼロ信号E0が論理レベル0であり且つアドレス連続変化数信号ANが所定数Pよりも大であるので、アドレスカウンタ41はカウントアップ動作を行う。次に、同期制御回路40は、訂正不可連続回数信号FNが所定回数Qよりも大なる回数を示しているか否かを判定する(ステップS48)。かかるステップS48において、

訂正不可連続回数信号FNが所定回数Qよりも大ではないと判定されると、同期 制御回路40は、上記ステップS44の実行に戻って正常なアドレスが取得され たか否かの判定を行う。この間、ステップS48において訂正不可連続回数信号 FNが所定回数Qよりも大であると判定されると、同期制御回路40は、上記ス テップS42の実行に戻って前述した如き動作を繰り返し実行する。

[0025]

図5は、図4に示す同期制御ルーチンに従って同期制御回路40が同期制御処理を実行した際におけるアドレスカウンタ41及びタイミング信号生成回路50 各々の設定状態の推移を示す図である。

先ず、記録ディスク30から正しく同期信号を読み取ることができないと判定 (ステップS42)されている間は、論理レベル1の同期指令信号G1及び論理レベル0のアドレス正常状態信号G2が供給されるので、図5に示す如き非同期状態ST0を維持する。非同期状態ST0では、タイミング信号生成回路50内のカウンタ503は再同期処理を行う。すなわち、再生状態が不安定であっても、その時の同期検出信号に応じてデータ確定信号FX、アドレス復調タイミング信号AX及び同期復調タイミング信号SXの如き各種信号を生成する。また、アドレスカウンタは自走する。

[0026]

一方、同期信号を正しく読み取ることが出来たと判定(ステップS42)されると、図5に示す如き同期状態ST1に推移する。同期状態ST1では、論理レベル0の同期指令信号G1がタイミング信号生成回路50に供給される(ステップS43)。これにより、カウンタが自走すると共にタイミング信号生成回路50は、同期検出信号SYCに位相同期したデータ確定信号FX、アドレス復調タイミング信号AX及び同期復調タイミング信号SXの生成を開始する。この間、記録ディスク30から再生された訂正アドレスデータADRが所定数Pよりも多く連続して変化していないと判定(ステップS46)され、かつ同期信号を正しく読み取ることが出来なかったと判定(ステップS42)されると、非同期状態ST0に推移する。これにより、論理レベル1の同期指令信号G1が送出されて再同期処理が実行される。一方、訂正アドレスデータADRに誤りが存在しないと判定

(ステップS44)された場合、つまり、訂正アドレスデータADRが正しいアドレスであると判定された場合にはアドレス正常状態ST2に推移する。

## [0027]

アドレス正常状態ST2では、論理レベル1のアドレス正常状態信号G2がア ドレスカウンタ41に供給される(ステップS47)。これにより、アドレスカウ ンタ41は、訂正アドレスデータADRを取り込み、そのアドレスデータ値を1 ずつ増加(又は減少)して行くことにより、生成アドレスデータADCを生成して 記録再生制御回路42に供給する。訂正アドレスデータADRに誤りがある(E 0=「1」)と判定され、且つ訂正アドレスデータADRが所定数Pよりも多く 連続変化していると判定された場合、論理レベル0のアドレス正常状態信号G2 が供給され、以前に取得したアドレスデータ値を1ずつ増加(又は減少)させて 行く。この間、記録ディスク30から読み取られて復調されたアドレスデータA Dが所定回数Qよりも多く連続して訂正不能になったと判定(ステップS48)さ れない限り、アドレス正常状態ST2を維持する。一方、アドレスデータADが 所定回数Qよりも多く連続して訂正不能になったと判定された場合、つまり訂正 アドレスデータADRが不正なアドレスであると判定された場合には、同期状態 ST1に推移する。すなわち、訂正アドレスデータADRが正しいアドレスでは ないと判定された場合には、何等かの外乱の影響により同期がはずれた可能性有 りと判断して同期状態ST1に戻って同期状態を判定する。その結果、同期がは ずれたと判断した場合には論理レベル1の同期指令信号を送出することで再同期 処理(同期検出信号SYCに同期したタイミングでカウンタ503に対する初期 値のロードを行う)を実行するのである。

#### [0028]

換言すると、一旦、訂正アドレスデータADRが正しいアドレスであると判定 されると、例え記録ディスク30から読み取られた同期信号が一時的に乱れても 、訂正アドレスデータADRが不正なアドレスであると判定されるまで再同期処 理の実行が待機されるのである。

従って、同期制御回路40による同期制御処理によれば、隣接トラックからの クロストーク又は記録ディスクの表面の傷等の外乱によって同期信号が一時的に 乱れた程度では再同期処理は実施されないので、記録動作を中断させることなく 迅速に情報データの記録を完了させることが可能になる。

## [0029]

又、上記実施例においては、アドレスデータADの誤り状態に応じて、同期状態ST1からST2(又はST1からST2)への推移が為されるが、記録ディスク30への記録開始及び記録終了をもって同期状態ST1からST2(又はST1からST2)への推移を実施するようにしても良い。

図6は、かかる点に鑑みて為された同期制御ルーチンの他の一例を示す図である。

#### [0030]

図6において、同期制御回路40は、先ず、同期制御回路40は、論理レベル1の同期指令信号G1をタイミング生成回路50に供給する(ステップS60)。ステップS60の実行により、タイミング生成回路50のカウンタ503は、論理レベル1の同期検出信号SYCが供給される度に所定のカウンタ初期値を取り込み、カウントアップ動作を行う。これにより、デコーダ505からは、同期検出信号SYCに同期したタイミングにて、前述した如きデータ確定信号FX、アドレス復調タイミング信号AX及び同期復調タイミング信号SXが出力される。上記ステップS60の実行後、同期制御回路40は、同期異常検出信号ABが同期異常を表す論理レベル1であるか否かを判定する(ステップS61)。かかるステップS61において同期異常検出信号ABが論理レベル1である、つまり、記録ディスク30から正しく同期信号を読み取ることが出来なかったと判定されている間は、同期制御回路40は、ステップS60に戻って前述した如き動作を繰り返し実行する。

#### [0031]

一方、ステップS61において上記同期異常検出信号ABが論理レベル1ではない、つまり、記録ディスク30から正しく同期信号を読み取ることができたと判定された場合には、同期制御回路40は、論理レベル0の同期指令信号G1をタイミング生成回路50に供給する(ステップS62)。ステップS62の実行により、タイミング生成回路50のカウンタ503は自走する。ステップS2の実

行後、次に、同期制御回路40は、記録ディスク30に対して情報データの記録を開始する旨を知らせる記録開始信号が記録再生制御回路42から供給されたか否かの判定を行う(ステップS63)。かかるステップS63において記録開始信号が供給されていないと判定された場合、同期制御回路40は、上記ステップS61の実行に戻って前述した如き動作を繰り返し実行する。一方、ステップS63において記録開始信号が供給されたと判定された場合には、同期制御回路40は、次に、記録ディスク30に対する情報データの記録動作を終了する旨を知らせる記録終了信号が記録再生制御回路42から供給されたか否かの判定を、記録終了信号が供給されるまで繰り返し行う(ステップS64)。ステップS64において、記録終了信号が供給されたと判定された場合には、同期制御回路40は、ステップS61の実行に戻って前述した如き動作を繰り返し実行する。

[0032]

図7は、図6に示す手順に従って同期制御回路40が同期制御処理を実行した際におけるタイミング信号生成回路50に対する設定状態の推移を示す図である

先ず、同期異常検出信号ABが論理レベル1である、つまり、記録ディスク3 0から正しく同期信号を読み取ることができないと判定(ステップS61)されている間は、図7に示す如き非同期状態ST0を維持する。非同期状態ST0では、タイミング信号生成回路50内のカウンタ503は、論理レベル1の同期指令信号G1に応じて再同期処理を実行し、データ確定信号FX、アドレス復調タイミング信号AX及び同期復調タイミング信号SXを生成する。

[0033]

一方、記録ディスク30から正しく同期信号を読み取ることができたと判定されると、図7に示す如き同期状態ST1に推移する。同期状態ST1では、論理レベル0の同期指令信号G1がタイミング信号生成回路50に供給される(ステップS62)。これにより、タイミング信号生成回路50は、同期検出信号SYCに位相同期したデータ確定信号FX、アドレス復調タイミング信号AX及び同期復調タイミング信号SXの生成を開始する。この間、記録開始信号が供給されたと判定(ステップS63)された場合、図7に示す記録状態ST2に推移する。

一方、記録開始信号が供給されていないと判定され、かつ同期信号を正しく読み取ることが出来ないと判定(ステップS61)された場合には非同期状態STOに推移する。

## [0034]

記録状態ST2では、記録終了信号が供給されたと判定(ステップS64)されるまで、この記録状態ST2を維持する。この際、記録終了信号が供給されたと判定されたら同期状態ST1に推移する。すなわち、記録ディスク30に対する記録動作中は記録状態ST2を維持し、この間、記録動作が終了したら、同期状態ST1に戻って同期処理を行い、同期状態を監視する。ここで、同期異常信号を検出したら再同期処理(同期検出信号SYCに同期したタイミングでカウンタ503に対する初期値のロード)を実施する。換言すると、記録動作中は、例え記録ディスク30から読み取られた同期信号に一時的な乱れが生じても、再同期処理を実行せずにその記録動作を継続させるのである。

#### [0035]

従って、図6及び図7に示す如き同期制御処理によれば、記録動作中には、例え隣接トラックからのクロストーク又は記録ディスクの表面の傷等の外乱によって同期信号が乱れてしまっても再同期処理は為されないので、記録動作を中断させることなく迅速に情報データの記録を完了させることが可能になる。

尚、同期制御回路40では、図4及び図5に示す同期制御処理と、図6及び図7に示す同期制御処理とを組み合わせた同期制御処理を行うようにしても良い。

#### [0036]

図8は、かかる点に鑑みて為された同期制御ルーチンを示す図である。

尚、図8に示される同期制御ルーチンにおけるステップS80~S88までの 処理は図4に示されるステップS40~S48なる処理と同一である。ただし、 図8に示される同期制御ルーチンでは、ステップS88においてアドレスデータ ADにおける連続訂正不能回数が所定回数よりも少ない又は訂正可能であると判 定された場合には、次に、同期制御回路40は、記録開始信号が供給されたか否 かの判定を行う(ステップS89)。かかるステップS89において記録開始信号 が供給されていないと判定された場合、同期制御回路40は、ステップS84に 戻って正常なアドレスが取得されたか否かの判定を行う。一方、ステップS89において記録開始信号が供給されたと判定された場合には、次に、同期制御回路40は、記録終了信号が供給されたか否かの判定を、この記録終了信号が供給されるまで繰り返し行う(ステップS90)。ステップS90において、記録終了信号が供給されたと判定された場合には、同期制御回路40は、ステップS84の実行に戻る。

## [0037]

図9は、図8に示す手順に従って同期制御回路40が同期制御処理を実行した際におけるアドレスカウンタ41及びタイミング信号生成回路50に対する設定状態の推移を示す図である。

尚、図9において、非同期状態STO、同期状態ST1、及びアドレス正常状態ST2各々での推移は、図5に示すものと同一である。図9では、アドレス正常状態ST2において記録開始信号が供給されたと判定(ステップS89)された場合に記録状態ST3に推移する。記録状態ST3では、記録終了信号が供給されたと判定(ステップS90)されるまで、この記録状態ST3を維持する。ここで、記録終了信号が供給されたと判定されたら、アドレス正常状態ST2に推移する。すなわち、記録ディスク30に対する記録動作中は例え記録ディスク30から読み取られた訂正アドレスデータが正しくなくとも記録状態ST3を維持し、記録動作が終了してからアドレス正常状態ST2に推移するのである。

## [0038]

従って、訂正アドレスデータADRが正しいアドレスであると判定されている 期間中、または記録動作中は再同期処理が待機されるので、記録動作を中断させ ることなく迅速に情報データの記録を完了させることが可能になる。

図10は、同期制御回路40が実行する同期制御ルーチンの他の一例を示す図 である。

### [0039]

図10において、先ず、同期制御回路40は、論理レベル0の同期指令信号G 1をタイミング生成回路50に供給する(ステップS100)。ステップS100 の実行により、タイミング生成回路50のカウンタ503は自走する。上記ステ

ップS100の実行後、同期制御回路40は、正常なアドレスが取得されていな いことを表す論理レベル0のアドレス正常状態信号G2をアドレスカウンタ41 に供給する(ステップS101)。ステップS101の実行により、タイミング生 成回路50のカウンタ41は自走する。次に、同期制御回路40は、タイミング 信号生成回路50のカウンタ501のカウント値に基づいて生成された仮同期読 取タイミング信号SSXと、同期検出信号SYCとが同一タイミングであるか否 かの判定を行う(ステップS102)。かかるステップS102において両者が同 ータイミングではないと判定された場合には、同期制御回路40は、上記ステッ プS100に戻って前述した如き動作を繰り返し実行する。一方、ステップS1 02において、両者が同一タイミングであると判定されると、同期制御回路40 は、論理レベル1の同期指令信号G1をタイミング生成回路50に供給する(ス テップS103)。ステップS103の実行により、タイミング生成回路50の カウンタ503は、論理レベル1の同期検出信号SYCが供給される度に所定の カウンタ初期値を取り込み、カウントアップ動作を行う。これにより、デコーダ 505からは、同期検出信号SYCに同期したタイミングにて、前述した如きデ ータ確定信号FX、アドレス復調タイミング信号AX及び同期復調タイミング信 号SXが出力される。次に、同期制御回路40は、タイミング信号生成回路50 のカウンタ503のカウント値に基づいて生成された同期復調タイミング信号S Xと、同期検出信号SYCとが同一タイミングであるか否かの判定を行う(ステ ップS104)。ステップS104において両者が同一タイミングではないと判 定されると、同期制御回路40は、上記ステップS102に戻って前述した如き 動作を繰り返し実行する。一方、かかるステップS104において、同期復調タ イミング信号SXと同期検出信号SYCとが同一タイミングであると判定される と、同期制御回路40は、論理レベル0の同期指令信号G1をタイミング生成回 路50に供給する(ステップS105)。ステップS105の実行により、タイミ ング生成回路50のカウンタ503は自走する。次に、同期制御回路40は、誤 りゼロ信号EOが誤り無し状態を表す論理レベル1であるか否かの判定を行う( ステップS106)。ステップS106において、誤りゼロ信号E0が論理レベ ル1ではない、つまり、アドレスデータAD中に誤りが存在すると判定された場

合、同期制御回路40は、正常なアドレスが取得されていないことを表す論理レベル0のアドレス正常状態信号G2をアドレスカウンタ41に供給する(ステップS107)。ステップS107の実行により、タイミング生成回路50のカウンタ41は自走する。次に、同期制御回路40は、アドレス連続変化数信号ANが所定数Pよりも大なるアドレスの連続変化数を示しているか否かの判定を行う(ステップS108)。ステップS108においてアドレス連続変化数信号ANが所定数Pよりも大ではないと判定されると、同期制御回路40は、上記ステップS104に戻って前述した如き動作を繰り返し実行する。

### [0040]

一方、上記ステップS106において誤りゼロ信号E0が論理レベル1である と判定されると、同期制御回路40は、正常なアドレスが取得されたことを表す **論理レベル1のアドレス正常状態信号G2をアドレスカウンタ41に供給する(** ステップS109)。ステップS109の実行により、アドレスカウンタ41は 、タイミング生成回路50から論理レベル1のデータ確定信号FXが供給される 度に、訂正アドレスデータADRに1を加算した値をカウンタ初期値として取り 込み、その値から引き続きカウントアップ動作を行う。つまり、アドレスカウン タ41は、記録ディスク30から再生された正常な訂正アドレスデータADRに 基づいて、生成アドレスデータADCを生成する。一方、上記ステップS108 にてアドレス連続変化数信号ANが所定数Pよりも大であると判定されると、誤 りゼロ信号EOが論理レベルOであり且つアドレス連続変化数信号ANが所定数 Pよりも大であるので、アドレスカウンタ41はカウントアップ動作を行う。次 に、同期制御回路40は、訂正不可連続回数信号FNが所定回数Qよりも大なる 回数を示しているか否かを判定する(ステップS110)。かかるステップS11 0において、訂正不可連続回数信号FNが所定回数Qよりも大ではないと判定さ れると、同期制御回路40は、上記ステップS106の実行に戻って正常なアド レスが取得されたか否かの判定を行う。この間、ステップS110において訂正 不可連続回数信号FNが所定回数Qよりも大であると判定されると、同期制御回 路40は、上記ステップS104の実行に戻って前述した如き動作を繰り返し実 行する。

## [0041]

図11は、図10に示す手順に従って同期制御回路40が同期制御処理を実行 した際におけるアドレスカウンタ41及びタイミング信号生成回路50各々に対 する設定状態の推移を示す図である。

先ず、記録ディスク30から検出された同期検出信号SYCと、タイミング信号生成回路50のカウンタ501のカウント値に基づいて生成された仮同期読取タイミング信号SSXとが同一タイミングではないと判定(ステップS102)されている間は非同期状態ST0を維持し、論理レベル0の同期指令信号G1及び論理レベル0のアドレス正常状態信号G2が送出される。非同期状態ST0では、タイミング信号生成回路50内のカウンタ503は自走し、同期信号とは非同期なタイミングにてデータ確定信号FX、アドレス復調タイミング信号AX及び同期復調タイミング信号SXを生成する。

## [0042]

一方、同期検出信号SYCと、仮同期読取タイミング信号SSXとが同一タイミングであると判定されると仮同期状態ST1に推移する。仮同期状態ST1では、論理レベル1の同期指令信号G1が送出され、仮同期用のカウンタ501の現カウント値をカウンタ503にロードする。そして、記録ディスク30から検出された同期検出信号SYCと、タイミング信号生成回路50のカウンタ503のカウント値に基づいて生成された同期復調タイミング信号SXとが同一タイミングであるか否かの判定(ステップS104)を行う。この際、両者が同一タイミングであると判定されると、同期状態ST2に推移する。

## [0043]

同期状態ST2では、論理レベルOの同期指令信号G1が送出され、カウンタ503は自走する。これにより、タイミング信号生成回路50は、同期検出信号SYCに位相同期したデータ確定信号FX、アドレス復調タイミング信号AX及び同期復調タイミング信号SXの生成を開始する。この間、記録ディスク30から再生された訂正アドレスデータADRが所定数Pよりも多く連続して変化していないと判定(ステップS108)された場合には、同期状態ST2に維持される。尚、この間、同期検出信号SYCと、同期復調タイミング信号SXとが同一タ

イミングでないと判定された場合には仮同期状態ST1まで推移する。又、仮同 期もしていない時には非同期状態ST0に遷移する。一方、訂正アドレスデータ ADRに誤りが存在しないと判定された場合、つまり訂正アドレスデータADR が正しいアドレスであると判定された場合にはアドレス正常状態ST3に推移す る。アドレス正常状態ST3では、論理レベル1のアドレス正常状態信号G2が アドレスカウンタ41に供給される(ステップS109)。これにより、アドレス カウンタ41は、訂正アドレスデータADRを取り込み、そのアドレスデータ値 を1ずつ増加(又は減少)して行くことにより、生成アドレスデータADCを生成 して記録再生制御回路42に供給する。訂正アドレスデータADRに誤りがある (E0=「1」)と判定され、且つ訂正アドレスデータADRが所定数Pよりも 多く連続変化していると判定された場合、論理レベル0のアドレス正常状態信号 G2が供給され、以前に取得したアドレスデータ値を1ずつ増加(又は減少)さ せて行く。この間、記録ディスク30から読み取られたアドレスデータADが所 定回数Qよりも多く連続して訂正不能になったと判定(ステップS110)される まで、つまり訂正アドレスデータADRが不正なアドレスであると判定されるま でアドレス正常状態ST3を維持する。一方、記録ディスク30から読み取られて たアドレスデータADが所定回数Qよりも多く連続して訂正不能になったと判定 された場合には、同期状態ST2に推移する。すなわち、記録ディスク30から 読み取られて訂正処理の施されたアドレスデータが不正なアドレスであると判定 された場合には、アドレス正常状態ST3、同期状態ST2、仮同期状態ST1 、非同期状態ST0へと遷移して再同期処理(同期検出信号SYCに同期したタ イミングでカウンタ503に対する初期値ロードを行う)のルーチンに入り、何 等かの外乱の影響により同期がはずれたと判断する。換言すると、一旦、アドレ ス正常状態ST3に推移すると、訂正アドレスデータADRが不正なアドレスで あり、かつ同期がはずれていると判定されるまで再同期処理が待機されるのであ る。

### [0044]

従って、図10及び図11に示す如き同期制御処理においても、一時的な外乱が生じても、記録動作を中断させることなく迅速に情報データの記録を完了させ

ることが可能になる。

又、図12は、同期制御回路40が実行する同期制御ルーチンの他の一例を示す図である。

[0045]

図12において、先ず、同期制御回路40は、先ず、同期制御回路40は、論 理レベル0の同期指令信号G1をタイミング生成回路50に供給する(ステップ S120)。ステップS120の実行により、タイミング生成回路50のカウン タ503は自走する。上記ステップS120の実行後、同期制御回路40は、タ イミング信号生成回路50のカウンタ501のカウント値に基づいて生成された 仮同期読取タイミング信号SSXと、同期検出信号SYCとが同一タイミングで あるか否かの判定を行う(ステップS121)。かかるステップS121において 両者が同一タイミングではないと判定された場合には、同期制御回路40は、上 記ステップS120に戻って前述した如き動作を繰り返し実行する。一方、ステ ップS121において、両者が同一タイミングであると判定されると、同期制御 回路40は、論理レベル1の同期指令信号G1をタイミング生成回路50に供給 する(ステップS122)。ステップS122の実行により、タイミング生成回路。 50のカウンタ503は、論理レベル1の同期検出信号SYCが供給される度に 所定のカウンタ初期値を取り込み、カウントアップ動作を行う。これにより、デ コーダ505からは、同期検出信号SYCに同期したタイミングにて、前述した 如きデータ確定信号FX、アドレス復調タイミング信号AX及び同期復調タイミ ング信号SXが出力される。ステップS122の実行後、同期制御回路40は、 タイミング信号生成回路50のカウンタ503のカウント値に基づいて生成され た同期復調タイミング信号SXと、同期検出信号SYCとが同一タイミングであ るか否かの判定を行う(ステップS123)。ステップS123において両者が同 ータイミングではないと判定されると、同期制御回路40は、上記ステップS1 21に戻って前述した如き動作を繰り返し実行する。一方、かかるステップS1 23において、同期復調タイミング信号SXと同期検出信号SYCとが同一タイ ミングであると判定されると、同期制御回路40は、論理レベル0の同期指令信 号G1をタイミング生成回路50に供給する(ステップS124)。ステップS1

24の実行により、タイミング生成回路50のカウンタ503は自走する。ステップS124の実行後、同期制御回路40は、記録ディスク30に対して情報データの記録を開始する旨を知らせる記録開始信号が記録再生制御回路42から供給されたか否かの判定を行う(ステップS125)。かかるステップS125において記録開始信号が供給されていないと判定された場合、同期制御回路40は、上記ステップS123の実行に戻って前述した如き動作を繰り返し実行する。一方、ステップS125において記録開始信号が供給されたと判定された場合には、同期制御回路40は、次に、記録ディスク30に対する情報データの記録動作を終了する旨を知らせる記録終了信号が記録再生制御回路42から供給されたか否かの判定を、記録終了信号が供給されるまで繰り返し行う(ステップS126)。ステップS126において記録終了信号が供給されたと判定された場合には、同期制御回路40は、ステップS123の実行に戻って前述した如き動作を繰り返し実行する。

[0046]

図13は、図12に示す手順に従って同期制御回路40が同期制御処理を実行 した際におけるタイミング信号生成回路50に対する設定状態の推移を示す図で ある。

先ず、記録ディスク30から検出された同期検出信号SYCと、タイミング信号生成回路50のカウンタ501のカウント値に基づいて生成された仮同期読取タイミング信号SSXとが同一タイミングではないと判定(ステップS121)されている間は非同期状態ST0を維持し、論理レベル0の同期指令信号G1を送出する。非同期状態ST0では、タイミング信号生成回路50内のカウンタ503は自走し、同期信号とは非同期なタイミングにてデータ確定信号FX、アドレス復調タイミング信号AX及び同期復調タイミング信号SXを生成する。

[0047]

一方、同期検出信号SYCと、仮同期読取タイミング信号SSXとが同一タイミングであると判定されると仮同期状態ST1に推移する。仮同期状態ST1では、論理レベル1の同期指令信号G1が送出され、仮同期用のカウンタ501の現カウント値をカウンタ503にロードする。そして、記録ディスク30から検

出された同期検出信号SYCと、タイミング信号生成回路50のカウンタ503のカウント値に基づいて生成された同期復調タイミング信号SXとが同一タイミングであるか否かの判定(ステップS123)を行う。この際、両者が同一タイミングであると判定されると、同期状態ST2に推移する。

#### [0048]

同期状態ST2では、論理レベルOの同期指令信号G1が送出され、カウンタ503は自走する。これにより、タイミング信号生成回路50は、同期検出信号SYCに位相同期したデータ確定信号FX、アドレス復調タイミング信号AX及び同期復調タイミング信号SXの生成を開始する。この間、記録開始信号が供給されたと判定(ステップS125)された場合には記録状態ST3に推移する。記録状態ST3では、記録終了信号が供給されたと判定(ステップS126)されるまで、この記録状態ST3を維持する。この際、記録終了信号が供給されたと判定されたら、同期状態ST2に推移して同期処理を実行し、同期がはずれたと判定された場合には仮同期状態ST1に推移する。更に、仮同期もはずれたと判定された場合には非同期状態ST0に推移して再同期処理を実行するのである。従って、記録ディスク30に対する記録動作中は、例え隣接トラックからのクロストーク又は記録ディスク表面の傷等の外乱によって一時的に同期信号に乱れが生じても再同期処理の待機状態となる。

#### [0049]

尚、同期制御回路40では、図10及び図11に示す同期制御処理と、図12 及び図13に示す同期制御処理とを組み合わせた同期制御処理を行うようにして も良い。

図14は、かかる点に鑑みて為された同期制御ルーチンを示す図である。

尚、図14に示される同期制御ルーチンにおけるステップS140~S150までの処理は図10に示されるステップS100~S110までの処理と同一である。ただし、図14に示される同期制御ルーチンでは、ステップS150においてアドレスデータADにおける連続訂正不能回数が所定回数よりも少ない又は訂正可能であると判定された場合には、次に、同期制御回路40は、記録開始信号が供給されたか否かの判定を行う(ステップS151)。かかるステップS15

1において記録開始信号が供給されていないと判定された場合、同期制御回路4 0は、ステップS146に戻って正常なアドレスが取得されたか否かの判定を再 び実行する。一方、ステップS151において記録開始信号が供給されたと判定 された場合には、次に、同期制御回路40は、記録終了信号が供給されたか否か の判定を、この記録終了信号が供給されるまで繰り返し行う(ステップS152) 。ステップS152において、記録終了信号が供給されたと判定された場合には 、同期制御回路40は、ステップS146に戻って正常なアドレスが取得された か否かの判定を再び実行する。

## [0050]

図15は、図14に示す手順に従って同期制御回路40が同期制御処理を実行 した際におけるアドレスカウンタ41及びタイミング信号生成回路50に対する 設定状態の推移を示す図である。

先ず、記録ディスク30から検出された同期検出信号SYCと、タイミング信号生成回路50のカウンタ501のカウント値に基づいて生成された仮同期読取タイミング信号SSXとが同一タイミングではないと判定(ステップS142)されている間は非同期状態ST0を維持し、論理レベル0の同期指令信号G1が供給される。非同期状態ST0では、タイミング信号生成回路50内のカウンタ503は自走し、同期信号とは非同期なタイミングにてデータ確定信号FX、アドレス復調タイミング信号AX及び同期復調タイミング信号SXを生成する。

#### [0051]

一方、同期検出信号SYCと、仮同期読取タイミング信号SSXとが同一タイミングであると判定されると仮同期状態ST1に推移する。仮同期状態ST1では、論理レベル1の同期指令信号G1が送出され、仮同期用のカウンタ501の現カウント値をカウンタ503にロードする。そして、記録ディスク30から検出された同期検出信号SYCと、タイミング信号生成回路50のカウンタ503のカウント値に基づいて生成された同期復調タイミング信号SXとが同一タイミングであるか否かの判定(ステップS144)を行う。この際、両者が同一タイミングであると判定されると、同期状態ST2に推移する。

[0052]

同期状態ST2では、論理レベル0の同期指令信号G1が送出され、カウンタ 503は自走する。これにより、タイミング信号生成回路50は、同期検出信号 SYCに位相同期したデータ確定信号FX、アドレス復調タイミング信号AX及 び同期復調タイミング信号SXの生成を開始する。この間、記録ディスク30か ら再生された訂正アドレスデータADRが所定数Pよりも多く連続して変化して いないと判定 (ステップS148)され、かつ同期検出信号SYCと同期復調タ イミング信号SXとが同一タイミングであると判定(ステップS144)された場 合には、同期状態ST2に維持される。尚、同期検出信号SYCと、同期復調タ イミング信号SXとが同一タイミングでないと判定された場合には仮同期状態S T1まで推移する。又、仮同期もしていない時には非同期状態ST0に遷移する 。一方、訂正アドレスデータADRに誤りが存在しないと判定(ステップS14 6)された場合にはアドレス正常状態ST3に推移する。アドレス正常状態ST 3 では、論理レベル1のアドレス正常状態信号G2がアドレスカウンタ41に供 給される(ステップS149)。これにより、アドレスカウンタ41は、訂正アド レスデータADRを取り込み、そのアドレスデータ値を1ずつ増加(又は減少)し て行くことにより、生成アドレスデータADCを生成して記録再生制御回路42 - に供給する。訂正アドレスデータADRに誤りがある(E0=「1」)と判定さ れ、且つ訂正アドレスデータADRが所定数Pよりも多く連続変化していると判 定された場合、論理レベル〇のアドレス正常状態信号G2が供給され、以前に取 得したアドレスデータ値を1ずつ増加(又は減少)させて行く。尚、アドレスデ ータADが所定回数Qよりも多く連続して訂正不能になったと判定(ステップS 150)されるまで、つまり、記録ディスク30から読み取られて誤り訂正処理 の施された訂正アドレスデータADRが不正なアドレスであると判定されるまで アドレス正常状態ST3を維持する。ここで、記録ディスク30から読み取られ たアドレスデータADが所定回数Qよりも多く連続して訂正不能になったと判定 された場合には、同期状態ST2に推移する。すなわち、訂正アドレスデータが 不正なアドレスであると判定された場合には、何等かの外乱の影響により同期が はずれたと判断し、同期状態ST2に戻って再同期処理を実施するのである。換 言すると、一旦、アドレス正常状態ST3に推移すると、例え記録ディスク30

から読み取られた同期信号が一時的に乱れても、訂正アドレスデータADRが不 正なアドレスであると判定されるまで再同期処理が実施されないのである。

## [0053]

一方、アドレスデータADが所定回数Qよりも多く連続して訂正不能になっていないと判定され、かつ記録ディスク30に対する記録動作を開始する旨を知らせる記録開始信号が供給されたと判定(ステップS151)された場合には記録状態ST4に推移する。記録状態ST4では、記録終了信号が供給されたと判定(ステップS152)されるまで、この判定動作を繰り返し実行する。この際、記録終了信号が供給されたと判定されたら、アドレス正常状態ST3に推移する。すなわち、記録ディスク30に対する記録動作中は記録状態ST4を維持し、この間、記録動作が終了したらアドレス正常状態ST3に推移するのである。

#### [0054]

従って、図13及び図14に示す同期制御処理によれば、例え記録ディスク30から読み取られた同期信号が一時的に乱れても、誤り訂正後の訂正アドレスデータが適切なアドレスである場合、又は記録動作中には再同期処理が実施されないのである。

以上の如く、同期制御回路40では、記録ディスク30から読み取られて誤り 訂正された訂正アドレスデータが適切なアドレスであると判定された場合にはそ の後、訂正アドレスデータが不正なアドレスであると判定されるまで再同期処理 の実行を待機させるようにしている。又、同期制御回路40は、記録ディスク3 0に対する記録動作中においても同様に、再同期処理の実行を待機させるように している。

#### [0055]

よって、かかる動作によれば、隣接トラックからのクロストーク又は記録ディスクの表面に付着したゴミ、埃、傷等により一時的な外乱が生じても、記録動作を中断させることなく迅速に情報データの記録を完了させることが可能になる。

尚、上記実施例においては、訂正アドレスデータが不正なアドレスであると判定された場合、又は記録動作の終了時において同期処理を実施するようにしているが、所定の記録位置に記録再生ヘッド32を強制移送させる、いわゆるサーチ

動作に応じて強制的に再同期処理を実施させるようにしても良い。

### 【図面の簡単な説明】

#### 【図1】

本発明による情報記録再生装置の構成を示す図である。

### 【図2】

図1に示される情報記録再生装置のアドレスカウンタ41の内部構成を示す図である。

## 【図3】

図1に示される情報記録再生装置のタイミング信号生成回路50の内部構成を 示す図である。

#### 【図4】

同期制御回路40において実行される同期制御ルーチンの一例を示す図である

#### 【図5】

図4に示す同期制御ルーチンに従って同期制御回路40が同期制御処理を実行した際におけるアドレスカウンタ41及びタイミング信号生成回路50各々の設定状態の推移を示す図である。

#### 【図6】

同期制御回路40において実行される同期制御ルーチンの他の一例を示す図である。

#### 【図7】

図6に示す同期制御ルーチンに従って同期制御回路40が同期制御処理を実行した際におけるタイミング信号生成回路50の設定状態の推移を示す図である。

#### 【図8】

同期制御回路40において実行される同期制御ルーチンの他の一例を示す図である。

#### 【図9】

図7に示す同期制御ルーチンに従って同期制御回路40が同期制御処理を実行 した際におけるアドレスカウンタ41及びタイミング信号生成回路50各々の設 定状態の推移を示す図である。

### 【図10】

同期制御回路40において実行される同期制御ルーチンの他の一例を示す図である。

## 【図11】

図10に示す同期制御ルーチンに従って同期制御回路40が同期制御処理を実行した際におけるアドレスカウンタ41及びタイミング信号生成回路50各々の設定状態の推移を示す図である。

## 【図12】

同期制御回路40において実行される同期制御ルーチンの他の一例を示す図である。

#### 【図13】

図12に示す同期制御ルーチンに従って同期制御回路40が同期制御処理を実 行した際におけるタイミング信号生成回路50の設定状態の推移を示す図である

### 【図14】

同期制御回路40において実行される同期制御ルーチンの他の一例を示す図である。

## 【図15】

図14に示す同期制御ルーチンに従って同期制御回路40が同期制御処理を実行した際におけるアドレスカウンタ41及びタイミング信号生成回路50各々の設定状態の推移を示す図である。

## 【符号の説明】

- 30 記録ディスク
- 35 アドレス復調回路
- 36 同期検出回路
- 37 誤り検出回路
- 38 誤り訂正回路
- 40 同期制御回路


## 特2002-325832

- 41 アドレスカウンタ
- 4 4 同期異常検出回路
- 50 タイミング信号生成回路


## 【書類名】

図面


# 【図1】









【図37】




【図4】




【図5】




## 【図6】




## 【図7】




【図8】




## 【図9】




【図10】




【図11】




【図12】




【図13】



【図14】



【図15】





【要約】

【課題】 外乱等の影響を受けても迅速に情報データの記録を完了させることができる情報記録再生装置及び情報再生方法を提供することを目的とする。

【解決手段】 復調タイミングパルスに応じて、記録媒体から読み取られた 読取信号から同期信号及びアドレスを示すアドレスデータを夫々復調し、アドレスデータに対して誤り訂正処理を施して訂正アドレスデータを得ると共に、この 訂正アドレスデータが正しいアドレスであるか否かを判定する。この際、同期信号の周期が所定周期と等しい場合には復調タイミングパルスを同期信号に同期させる同期処理を実行させるにあたり、訂正アドレスデータが正しいアドレスであると判定された場合にはその後、訂正アドレスデータが不正なアドレスであると 判定されるまで再同期処理の実行を待機させる。かかる動作によれば、外乱によって同期信号が一時的に乱れた程度では再同期処理は実施されないので、記録動作を中断させることなく迅速に情報データの記録を完了させることが可能になる

【選択図】 図4

## 出願人履歴情報

識別番号

[000005016]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都目黒区目黒1丁目4番1号

氏 名

パイオニア株式会社